• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1991006089A1
    申请号:PCT/JP1990/001306
    申请日:1990-10-09
    公开日:1991-05-02
    发明作者:Masaki Hamamoto；Toru Narusawa；Johann Koehl；Friedrich Klein；Peter Kaegeler
    申请人:Nakajima All Precision Kabushiki Kaisha；Microlab Gmbh；
    IPC主号:G09G3-00
    专利说明:
    [0001] 明 細 書
    [0002] 発 明 の 名 称
    [0003] L C D表示装置
    [0004] 技 術 分 野
    [0005] 本発明は L C D表示装置に関する。
    [0006] 背 景 技 術
    [0007] 従来の L C D表示装置を第 3図に示す。
    [0008] 1 0 0 はマイ ク ロプロセ ッサ力、ら成る C P U (Central Processing Unit) であり、 制御プロ グラムおよびキ ャ ラ ク タ コー ドが搭載された第 1 の R O M (Read Only Memory) 1 0 2 と入力 されたキ ャ ラ ク タ （文字、 記号の他、 図形も舍む） をワークデ ータ と して記憶する第 1 の R A M (Random Access Memory) 1 0 4が設けられている。
    [0009] 1 0 6 は L C D (Liquid Crystal Display)コ ン ト ローラであ り、 キャ ラクタ ジヱネ レーショ ンデータを記憶してある第 2 の R O M 1 0 8 と、 C P U 1 0 0から送られるワークデータに対 応するコー ド （例 ： A S C I I ) で、 L C Dコ ン ト ローラ 1 0 6が第 2の R O M 1 1 0から読出した当該キ ャ ラ ク タ のキ ャ ラ クタジェネ レーシ ョ ンデータを記憶する第 2の R AM I 1 0が 設けられている。
    [0010] 1 1 2 は L C Dュニ ッ トであり、 第 2 の R AM I 1 0に記憶 されているキャ ラクタジヱネ レーショ ンデータを ドライ バ回路 1 1 4を介して L C D表示部 1 1 6 にキ ャ ラ ク タと して表示す る。
    [0011] 発 明 の 開 示
    [0012] しかしながら、 上記の従来の L C D表示装置には次のよう な 課題が有る。
    [0013] L C Dコ ン ト ローラは L S I から成り、 各種の L C Dュニッ トに対応できるよう汎用性を持たせてあるため、 複雑な構成と なり C P Uと同等に高価である。 従って、 製造段階における材 料コス トが高く なるという課題が有る。 また、 L C Dコ ン ト口 ーラに設けられている第 2の R O Mと第 2の R AMは要求され る容量が比較的小さ くて済むにもかかわらず、 近年市販されて いる R 0 M、 R AMは 1 チップ当たりの容量が大きいため第 2 の R O M、 第 2の R AMとして専用に設けるとメ モ リ容量の数 分の一を使用するだけで非常に不経済である。 さらに、 C P U と L C Dコ ン ト ローラという 2つの処理時間を要する L S I を データが通過しな くてはならないため入力から表示までの時間 がかかるという課題も有る。
    [0014] 従って、 本発明は安価で表示速度が速い L C D表示装置を提 供することを目的とする。
    [0015] 上記課題を解決するため、 本発明は次の構成を備える。
    [0016] すなわち、 C P Uと、 該 C P Uの制御プログラムおよびキヤ ラ ク タ ジェネ レーシ ョ ンデータを搭載した R O Mと、 前記 C P Uの入力に応じて前記 R O Mから読出したワークデータ及び該 ワークデータに対応する前記キャラクタジェネ レーシ ョ ンデー タを記憶するための R AMと、 該 R AMからの前記キャ ラ クタ ジヱネレーショ ンデータを一時的に保持するラ ッチ回路と、 前 記 R AMから前記キ ャ ラ ク タ ジヱネレ一ショ ンデータを取出し、 前記ラ ツチ回路へ保持するタイ ミ ングを設定するタイ ミ ング回 路と、 前記ラ ツチ回路に保持された前記キャラクタジヱネレ一 ショ ンデータをキャラクタ表示する L C Dュニッ トとを具備す る こ とを特徴と し、 又は前記タイ ミ ング回路は前記 C P Uに対 して前記 R AMからの前記キャ ラクタジェネ レーショ ンデータ の取込みを禁止して前記ラ ッチ回路へ送り保持するタイ ミ ング を設定する こ とを特徴とする。
    [0017] 続いて作用について説明する。
    [0018] C P Uに接続された R O Mにキャ ラクタ ジェネレーショ ンデ ータが記憶され、 同じ く R A Mに表示用のキャ ラクタジヱネ レ —ショ ンデータを記憶可能になっているため、 従来の L C Dコ ン ト ロ一ラ、 第 2 の R O Mおよび第 2 の R A Mが不要となる。 また、 データの通過段数が少な く なるので入力から表示までの 時間を短縮できる。
    [0019] 本発明に係る L C D表示装置を用いると、 高価な L C Dコ ン ト ローラを不要と し、 さ らに R 0 Mと R A Mは各 1個ずつ 1組 で済むため大幅なコス トダウ ンが図れ、 安価な L C D表示装置 を提供する こ とが可能となる。 また入力から L C Dユニ ッ トま での間にデータの処理を行う マイ ク 口プロセ ッサが C P し'のみ なのでデータ処理の時間が早く なり スピーディ な表示が可能と なる等の著効を奏する。
    [0020] 図 面 の 簡 単 な 説 明
    [0021] 第 1図は本発明に係る L C D表示装置の実施例を示したプロ ッ クダイ アグラム、 第 2図は他の実施例を示したブロ ックダイ アグラム、 第 3図は従来の L C D表示装置を示したブロ ッ クダ ィ アグラム。
    [0022] 実 施 例
    [0023] 以下、 本発明の好適な実施例について添付図面と共に詳述す る。 第 1図において、 1 0は C P Uであり、 マイ ク ロプロセ ッサ から成っている。 その C P U 1 0には R OM 1 2と RAM I が接続されている。 R OM 1 2には C P U 1 0の制御プログラ ムおよび各キャ ラクタ毎の L C Dの画素に対応するデータであ るキャ ラクタジヱネ レーショ ンデータが予め記憶されている。 R 0 M 1 2のメ モ リ容量は例えば 1 2 8 Kバイ トのものを用い、 キャラクタジエネレーショ ンデータに 2 Kバイ ト程度のエリ ア を割り与えればよい。 一方、 1^八11 4にはじ ？ 1； 1 0への入 力データ （キャラクタ） が記憶される と共に、 その入力データ に対応するキャラクタジヱネレーショ ンデータを記憶するよう になっている。 この R A M 1 4に記憶されるキャラクタジエネ レ一シヨ ンデータが表示用のデータ となる。 RAM I 4のメ モ リ容量は例えば 3 2 Kバイ トのものを用い、 表示用データには 4 Kバイ ト程度のエ リ アを割り与えればよい。
    [0024] 1 6はタイ ミ ング回路であり、 カウ ンタ回路から成り、 C P U 1 0からの同期信号を受けて C P U 1 0の空時間つまり、 R E A D、 W R I T Eを行わない時間に、 R AM 1 4へ送り出す L C Dのア ドレス 〔例えば L C D表示部 （後述） の ドッ ト （画 素） の行又は列の指定〕 を送る。 このア ドレスはタイ ミ ング面 路 1 6のカウ ン ト した値でもよい。 又、 タイ ミ ング回路 1 6は R AM I 4ヘア ドレス信号を送るのと同時にラ ッチ回路 （後述） へ、 当該ア ドレス信号に対応する RAM I 4の出力であるキヤ ラクタジヱネ レーショ ンデータを保持させる信号を送る。
    [0025] 1 8はラ ッチ回路であり、 タイ ミ ング回路 1 6からの信号に 応じてタイ ミ ング画路 1 6からのア ドレスに対応した RAM I の出力でありキャラクタジヱネレーショ ンデータを一時的に 保持する回路である。
    [0026] 2 0 は L C Dュニ ッ トであり、 L C D表示部 2 2 とその L C D表示部 2 2 に表示を行わせる ドライ バ回路 2 4 とを舍む。 ド ライ バ回路 2 4にはラ ッチ回路 1 8の出力が入力され、 その入 力であるキャ ラクタジェネ レーシ ョ ンデータに対応したキャ ラ クタが L C D表示部 2 2に表示される。 なお、 L C D表示部 2 2 は ドッ トマ ト リ クス型の液晶表示部である。
    [0027] 上述のよう に構成された L C D表示装置において、 例えば C P U 1 0 にキャ ラクタ 「 A」 が入力されたとする と、 C P U 1 0 は R O M 1 2からキャラクタ 「 A」 の L C D表示部 2 2 にお いて 「 A」 と表示される際の ド ッ ト （画素） に対応したキャ ラ クタジェネ レーシ ョ ンデータを読み出し、 R A M 1 4 の表示用 データ のエ リ アに書き込む。
    [0028] そしてタイ ミ ング画路 1 6が C P U 1 0からの同期信号によ つて C P U 1 0 の空時間を狙って R AM I 4へ L C D表示部 2 2 の ド ッ トの列又は行を示すア ド レス信号を送る と共に、 ラ ッ チ回路 1 8へもデータ保持を指示する。 C P U 1 0が空いてい る時間に R A M 1 4から送り出されたァ ド レスに対応するキ ヤ ラ ク タ ジヱ ネ レーシ ョ ンデータ
    [0029] (例 ： 1バイ トの 2進データ） は接続点 2 6からラ ッチ回路 1 8へ送られ、 ラ ッチ回路 1 8から L C Dュニ ッ ト 2 0 の ドライ バ回路 2 4へ送られる。 そして ドライ バ画路 2 4を介して L C D表示部 2 2へキャ ラクタ 「 A」 の部分と して表示される。 こ の動作が次の C P U 1 0の空時間にタイ ミ ング面路 1 6 の指定 する次のア ド レスについて繰り返され、 所定回数の繰り返しに よって L C D表示部 2 2へキャ ラクタ 「A」 が表示される。 し かし、 上述の動作は極めて短時間に繰り返されるため略一瞬で キャ ラクタ 「 A」 が表示される。
    [0030] 次に、 第 2図と共に他の実施例について説明する。 先の第 1 図の実施例と同一の構成部材については同一の番号を付し、 説 明は省略する。
    [0031] タイ ミ ング面路 3 0 は前実施例と同様力ゥ ンタ回路からなり、 入力パルス 3 2をカウ ン トする。 この入力パルス 3 2 は独立し たパルス発振回路からでもよいし、 C P U 1 0 のクロ ックパル スを加工した特定のタィ ミ ングのパルスでもよい。 前実施例に おいてはタイ ミ ング面路 1 6 は C P U 1 0の空時間に対応して R AM I 4ヘア ドレス信号を送り、 ラ ッチ回路 1 8へデータ保 持の指示信号を送ったが、 C P U 1 0の空時間とタイ ミ ング画 路 1 6からの信号が同じタィ ミ ングに合わせることが不可能な 場合が有る。 そこで、 この実施例ではタイ ミ ング画路 3 0が所 定のタイ ミ ング （例えばパルス 3 2のカウ ン トア ップ時） で R AM I 4 とのデータバスを解放させるバス開放信号を C P U 1 0へ送り、 C P U 1 0 と R AM 1 4間のバスを強制的に解放し て R AM I 4のタイ ミ ング面路 3 0からのア ドレス信号に対応 するデータをラ ッチ回路 1 8へ送るようになつている。 つまり、 第 2図の実施例ではタイ ミ ング回路 3 0からのバス解放信号に より C P U 1 0 の空時間を強制的に作り出している。 その他に ついては前実施例と同じなので説明は省く。
    [0032] 上述の L C D表示装置としては例えばワー ドプロセ ッサのデ イスプレイ装置として用いることができる。 その場合、 キャラ クタジヱネレーショ ンデータとしては文字、 数字、 記号の他、 図形もキャラクタとして扱う ことができるし、 R O M 1 2の容 量によっては予め、 例えば 1 個のキャ ラクタについて表示幅の 異なったキャ ラクタジェネレーショ ンデータを記憶しておけば 様々な態様のキャ ラ クタ も短時間で表示可能となる。
    [0033] 以上、 本発明の好適な実施例について種々述べてきたが、 本 発明は上述の実施例に限定されるのではな く 、 発明の精神を逸 脱しない範囲で多 く の改変を施し得るのはもちろんである。
    权利要求:
    Claims請 求 の 範 囲
    1. C P Uと、
    該 C P uの制御プログラムおよびキャラクタジエネ レーシ ョ ンデータを搭載した R O Mと、
    前記 C P Uの入力に応じて前記 R O Mから読出したワーク データおよび該ワークデータに対応する前記キャラクタジェ ネ レーショ ンデータを記憶するための R AMと、
    該 R A Mからの前記キャラクタジェネレーシ ョ ンデータを 一時的に保持するラ ッチ回路と、
    前記 R AMから前記キ ャ ラ ク タ ジェネ レーシ ョ ンデータを 取出し、 前記ラ ッチ回路へ保持するタイ ミ ングを設定するタ ィ ミ ング回路と、
    前記ラ ッチ回路に保持された前記キャ ラクタジ ネ レーシ ョ ンデータをキャ ラクタ表示する L C Dュニッ ト とを具備す る こ とを特徴とする L C D表示装置。
    2. 前記タィ ミ ング回路は前記 C P Uに対して前記 R AMから の前記キ ャ ラ ク タ ジュネ レーシ ョ ンデータ の取込みを禁止し て前記ラ ッチ回路へ送り保持するタイ ミ ングを設定すること を特徴とする請求の範囲第 1項記載の L C D表示装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP2853868B2|1999-02-03|フラットパネル表示システム
    US4278973A|1981-07-14|Video display terminal with partitioned screen
    DE3601919C2|1990-11-15|
    JP3227542B2|2001-11-12|特定のコンピュータ・ハードウェア・アーキテクチャのために作成されたソフトウェアのバージョンの互換性を確保する装置および方法
    US5181029A|1993-01-19|Electronic keyboard template
    US4970418A|1990-11-13|Programmable memory state machine for providing variable clocking to a multimode memory
    US4122520A|1978-10-24|Microcomputer controller and direct memory access apparatus therefor
    US4831368A|1989-05-16|Display apparatus with rotatable display screen
    US5809517A|1998-09-15|Detachable memory apparatus capable of varying number of wait states for access based on stored timing information
    KR0149503B1|1999-05-15|메모리 카트리지
    US5038301A|1991-08-06|Method and apparatus for multi-monitor adaptation circuit
    US5189404A|1993-02-23|Display apparatus with rotatable display screen
    US4714919A|1987-12-22|Video display with improved smooth scrolling
    US6191758B1|2001-02-20|Computer having auxiliary display device
    US4342991A|1982-08-03|Partial scrolling video generator
    US4649511A|1987-03-10|Dynamic memory controller for single-chip microprocessor
    EP0675479A1|1995-10-04|Frame buffer address generator for the multiple format display of multiple format source video
    CA2178579A1|1996-12-09|Method of and apparatus for setting up electronic device
    CA1053815A|1979-05-01|Linked list encoding method and control apparatus for refreshing a cathode ray tube display
    CA1084184A|1980-08-19|Information display apparatus
    US4839638A|1989-06-13|Programmable circuit for controlling a liquid crystal display
    GB2250615A|1992-06-10|Direct memory access controller
    US5115507A|1992-05-19|System for management of the priorities of access to a memory and its application
    US4737782A|1988-04-12|Liquid crystal display drive circuit with variable sequence of backplate scanning and variable duty factor
    AR000892A1|1997-08-06|Dispositivo de control de senal de video y un aparato, metodo, dispositivo de memoria externa y consola que utilizan el dispositivo de control.
    同族专利:
    公开号 | 公开日
    JPH03126073A|1991-05-29|
    EP0447564A1|1991-09-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1991-05-02| AK| Designated states|Kind code of ref document: A1 Designated state(s): KR US |
    1991-05-02| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE |
    1991-05-21| WWE| Wipo information: entry into national phase|Ref document number: 1990914783 Country of ref document: EP |
    1991-09-25| WWP| Wipo information: published in national office|Ref document number: 1990914783 Country of ref document: EP |
    1992-09-16| WWW| Wipo information: withdrawn in national office|Ref document number: 1990914783 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]